【专利解密】紫光国芯发明三维异质集成的可编程芯片方案

【嘉勤点评】紫光国芯发明的三维异质集成的可编程芯片方案，通过半导体金属制程工艺，实现芯片间的层叠互连，由于三维异质集成互连技术的不通过传统IO结构，其互连距离较短，因此在降低芯片之间通讯功耗的同时，提高了其访问带宽。

现有的SIP（系统级封装）和MCM（多芯片模块）等封装工艺中，需要将芯片与其它电路绑定到基板或硅中介层上，通过硅通孔互连形成2.5D封装，从而实现芯片与其它电路的规模性互连。

FPGA芯片或含eFPGA（嵌入式现场可编程逻辑门阵列）模块的芯片等可编程芯片结构具有布线资源丰富、可重复编程和集成度高以及投资较低的特点，在数字电路设计领域得到了广泛的应用。

目前，FPGA的规模从几万逻辑单元发展到百万逻辑单元，然而FPGA与其它电路的互连，却受现有封装的限制，互连规模始终停留在一千量级，大大限制了FPGA芯片或含eFPGA模块的芯片在大容量存储应用场景下的访问带宽和工作功耗。

所以，如何提高可编程芯片结构的访问带宽并降低其工作功耗，是目前需要解决的技术问题。为此，紫光国芯在2021年9月3日申请了一项名为“一种三维异质集成的可编程芯片结构”的发明专利（申请号：202111034499.4），申请人为西安紫光国芯半导体有限公司。

根据该专利目前公开的相关资料，让我们一起来看看这项技术方案吧。

如上图，为该专利中发明的三维异质集成的可编程芯片结构的示意图，该结构主要包括层叠连接的多层芯片100，其由多层晶粒或者多层晶圆构成，且至少包括FPGA或者eFPGA两个芯片，利用多个芯片的依次层叠连接，可以提高芯片整体的集成度。

该多层芯片中设置有相邻的第一芯片210和第二芯片220，第一芯片中设有第一金属层211，其为铜、铝或金等材质，在第一芯片一侧的三维异质集成表面上设有第一三维异质集成键合点212，该键合点与第一金属层互连。键合点上包含有若干个互连结合点，这些互连结合点的集合，共同用来实现信号的跨芯片互连功能。

以此类推，在第二芯片的一侧设置有第二三维异质集成键合点222，其形成的互连结合点与第一三维异质集成键合点也互连，从而实现三层及以上的层叠芯片结构，并使得芯片间互连线物理及电气参数遵循半导体制程工艺特征，减少了孔、互连线和IO结构的使用，从而增加芯片间的互连密度和互连速度。

如上图，为这种双层芯片的层叠连接结构的结构示意图，第一芯片中第一金属层上设有第一介质层和第一三维异质集成键合层，第一三维异质集成键合点位于第一三维异质集成键合层的表面上；第二芯片中第二金属层上设有第二介质层和第二三维异质集成键合层，第二三维异质集成键合点位于第二三维异质集成键合层的表面上。

由于该层叠连接结构属于面对面互连结构，第一金属层为第一芯片的顶层金属层，第二金属层为第二芯片的顶层金属层。而在制备这种双层芯片时，首先，在第一芯片远离其衬底一侧制备第一金属层，在第二芯片远离其衬底一侧制备第二金属层。

其次，利用后道工序，在第一金属层上制备第一介质层和第一三维异质集成键合层，并在第一三维异质集成键合层上制备出第一三维异质集成键合点。最后，将第一芯片与第二芯片的三维异质集成键合层对齐键合，从而实现第一芯片与第二芯片的三维异质键合互连。

以上就是紫光国芯发明的三维异质集成的可编程芯片方案，在该方案中，通过半导体金属制程工艺，实现芯片间的层叠互连，由于三维异质集成互连技术的不通过传统IO结构，其互连距离较短，因此在降低芯片之间通讯功耗的同时，提高了其访问带宽。

（holly）

SQL Error: select * from ck.***_ecms_news where classid=5 order by rand() desc limit 3 http://www.cityruyi.com/lm-2/lm-1/12239.html